B PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 6月27日

願 Application Number:

特願2000-192228

出 人 Applicant (s):

富士通株式会社

2000年11月17日

特 許 庁 長 官 Commissioner, Patent Office



特2000-192228

【書類名】

特許願

【整理番号】

0000385

【提出日】

平成12年 6月27日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/00

【発明の名称】

半導体集積回路および半導体集積回路の初期化方法

【請求項の数】

6

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

穐吉 秀雄

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100072718

【弁理士】

【氏名又は名称】

古谷 史旺

【電話番号】

3343-2901

【手数料の表示】

【予納台帳番号】

013354

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9704947

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路および半導体集積回路の初期化方法

【特許請求の範囲】

【請求項1】 タイミングの異なる複数の副パワーオンリセット信号をそれ ぞれ生成する副リセット信号生成回路と、

内部回路を初期化するための主パワーオンリセット信号を、前記副パワーオン リセット信号の少なくともいずれかに基づいて生成する主リセット信号生成回路 とを備えていることを特徴とする半導体集積回路。

【請求項2】 請求項1記載の半導体集積回路において、

前記主リセット信号生成回路は、前記各副パワーオンリセット信号の遷移エッジに同期してそれぞれパルスを生成する複数のパルス生成回路と、前記パルスを 合成して前記主パワーオンリセット信号を生成する合成回路とを有することを特 徴とする半導体集積回路。

【請求項3】 副パワーオンリセット信号を生成する副リセット信号生成回路と、

外部パワーオンリセット信号を受けるリセット端子と、

内部回路を初期化するための主パワーオンリセット信号を、前記副パワーオンリセット信号および前記外部パワーオンリセット信号の少なくともいずれかに基づいて生成する主リセット信号生成回路とを備えていることを特徴とする半導体 集積回路。

【請求項4】 タイミングの異なる複数の副パワーオンリセット信号をそれ ぞれ生成する副リセット信号生成回路と、

外部パワーオンリセット信号を受けるリセット端子と、

内部回路を初期化するための主パワーオンリセット信号を、前記副パワーオンリセット信号および前記外部パワーオンリセット信号の少なくともいずれかに基づいて生成する主リセット信号生成回路とを備えていることを特徴とする半導体 集積回路。

【請求項5】 請求項3または請求項4記載の半導体集積回路において、 前記主リセット信号生成回路は、前記副パワーオンリセット信号および前記外 部パワーオンリセット信号の遷移エッジに同期してそれぞれパルスを生成する複数のパルス生成回路と、前記パルスを合成して前記主パワーオンリセット信号を 生成する合成回路とを有することを特徴とする半導体集積回路。

【請求項6】 タイミングの異なる複数の副パワーオンリセット信号に基づいて、複数のパワーオンリセット信号をそれぞれ生成し、

前記パワーオンリセット信号のいずれかに基づいて内部回路を初期化すること を特徴とする半導体集積回路の初期化方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、パワーオンリセット回路を有する半導体集積回路および半導体集積回路の初期化方法に関する。

[0002]


【従来の技術】

一般に、半導体集積回路は、パワーオンリセット信号を生成するパワーオンリセット回路を内蔵している。電源の立ち上げ時にパワーオンリセット信号を生成し、内部回路を初期化することで、半導体集積回路の誤動作が防止される。この種のパワーオンリセット回路は、トランジスタの閾値を利用して、電源電圧が所定の値まで上昇したことを検出し、パワーオンリセット信号の論理レベルを変化(非活性化)させている。内部回路は、パワーオンリセット信号のレベルが変化するまでの活性化期間に初期化され、パワーオンリセット信号の非活性化後に通常動作を開始する。

[0003]

【発明が解決しようとする課題】

近時、半導体集積回路は、トランジスタ構造の微細化が進んでいる。トランジスタのチャネル長が短くなることで、短チャネル効果により、トランジスタの閾値の変動幅が大きくなる。トランジスタの閾値は、短チャネル効果以外にも、半導体集積回路の製造条件の変動の他、ウエハ上でのチップの位置、製造ロット内でのウエハの位置に依存して変動する。閾値の変動幅が大きくなることで、パワ



[0004]

また、半導体集積回路の動作電圧が低くなってきており、外部から供給される電源電圧も低くなっている。トランジスタの閾値は、電源電圧にほとんど依存しないため、電源電圧に対するトランジスタの閾値の比率は大きくなる。この結果、上述と同様に、パワーオンリセット信号の非活性化タイミングのずれ量が大きくなる。

[0005]

この結果、例えば、パワーオンリセット信号の非活性化タイミングが早い側にずれた場合、内部回路を初期化するために必要なリセット期間が短くなり、内部回路が正常に初期化されないおそれがある。パワーオンリセット信号の非活性化タイミングが遅い側にずれた場合、パワーオンリセット信号が論理レベルが変化しないおそれがある。このとき、パワーオンリセット信号は常に活性化状態になる。このため、内部回路は、常に初期化状態になり、正常に動作しない。

[0006]

本発明の目的は、トランジスタの特性によらず、パワーオンリセット信号を確 実に発生させ、内部回路を初期化することにある。

[0007]

【課題を解決するための手段】

請求項1の半導体集積回路は、複数の副リセット信号生成回路と、主リセット信号生成回路とを備えている。副リセット信号生成回路は、タイミングの異なる副パワーオンリセット信号をそれぞれ生成する。主リセット信号生成回路は、副パワーオンリセット信号の少なくともいずれかに基づいて、主パワーオンリセット信号を生成する。このため、半導体集積回路の製造条件の変動等により、半導体集積回路を構成する素子の特性が変動した場合にも、副パワーオンリセット信号のいずれかは、正常なタイミングで生成される。この結果、主リセット信号生成回路は、正常な副パワーオンリセット信号を用いて主パワーオンリセット信号を生成できる。すなわち、動作余裕の広いパワーオンリセット回路を構成でき、内部回路を確実に初期化できる。



[0008]

請求項2の半導体集積回路では、主リセット信号生成回路は、各副パワーオンリセット信号に対応するパルス生成回路を有している。パルス生成回路は、副パワーオンリセット信号の遷移エッジに同期してそれぞれパルスを生成する。主パワーオンリセット信号は、これ等パルスを合成して容易に生成される。

請求項3の半導体集積回路は、副パワーオンリセット信号を生成する副リセット信号生成回路と、主リセット信号生成回路とを備えている。主リセット信号生成回路は、副パワーオンリセット信号およびリセット端子を介して供給される外部パワーオンリセット信号の少なくともいずれかに基づいて、主パワーオンリセット信号を生成する。すなわち、副パワーオンリセット信号だけでなく、リセット端子を介して供給される外部パワーオンリセット信号を用いて主パワーオンリセット信号を生成でき、内部回路を確実に初期化できる。

[0009]

請求項4の半導体集積回路は、複数の副リセット信号生成回路と、主リセット信号生成回路とを備えている。副リセット信号生成回路は、タイミングの異なる副パワーオンリセット信号をそれぞれ生成する。主リセット信号生成回路は、複数の副パワーオンリセット信号およびリセット端子を介して供給される外部パワーオンリセット信号の少なくともいずれかに基づいて、主パワーオンリセット信号を生成する。すなわち、主リセット信号生成回路は、複数のパワーオンリセット信号のうち正常な信号を用いて主パワーオンリセット信号を生成できる。

[0010]

請求項5の半導体集積回路では、主リセット信号生成回路は、副パワーオンリセット信号および外部パワーオンリセット信号の遷移エッジに同期してそれぞれパルスを生成する。主パワーオンリセット信号は、これ等パルスを合成して容易に生成される。

請求項6の半導体集積回路の初期化方法では、タイミングの異なる副パワーオンリセット信号に基づいて、複数のパワーオンリセット信号がそれぞれ生成される。そして、これ等パワーオンリセット信号のいずれかに基づいて内部回路が確実に初期化される。



【発明の実施の形態】

以下、本発明の実施形態を図面を用いて説明する。

図1は、本発明の半導体集積回路の第1の実施形態におけるパワーオンリセット回路を示している。この実施形態は、請求項1、請求項2、および請求項6に対応している。

[0012]

この半導体集積回路は、シリコン基板上にCMOSプロセス技術を使用してSRAMコアを有するセルベースICあるいはシステムLSIとして形成されている。

パワーオンリセット回路は、副リセット信号生成回路10、12と、主リセット信号生成回路14とを有している。主リセット信号生成回路14は、副リセット信号生成回路10、12にそれぞれ対応するパルス生成回路16、18と、パルス生成回路16、18の出力を受ける合成回路20とを有している。

[0013]

副リセット信号生成回路10、12は、それぞれパワーオンリセット信号PORH 、PORLを生成している。パワーオンリセット信号PORHは、トランジスタの閾値が 高いときに、最適なタイミングで生成され、パワーオンリセット信号PORLは、ト ランジスタの閾値が低いときに、最適なタイミングで生成される。

パルス生成回路16、18は、直列に接続された遅延回路22、インバータ24と、インバータ24の出力および入力信号(パワーオンリセット信号PORH、PORL)を受けるNANDゲート26とで構成されている。パルス生成回路16では、遅延回路22は、遅延パワーオンリセット信号PORHDを出力し、インバータ24は、遅延パワーオンリセット信号PORHDを反転した遅延パワーオンリセット信号/PORHDを出力している。パルス生成回路18では、遅延回路22は、遅延パワーオンリセット信号PORLDを出力し、インバータ24は、遅延パワーオンリセット信号PORLDを出力し、インバータ24は、遅延パワーオンリセット信号PORLDを反転した遅延パワーオンリセット信号/PORLDを出力している。パルス生成回路16、18は、入力信号の立ち上がりエッジに同期して、それぞれ低レベルのパルスPLSH、PLSLを生成する。

[0014]



合成回路20は、負論理のOR回路で構成されている。合成回路20は、パルスPLSH、PLSLを受け、パワーオンリセット信号PORを生成する。パワーオンリセット信号PORは、半導体集積回路の所定の内部回路に供給され、この内部回路を初期化する。換言すれば、内部回路は、パルスPLSH、PLSLのいずれかにより初期化される。すなわち、パルスPLSH、PLSLは、パルス化されたパワーオンリセット信号として作用する。

[0015]

図2は、副リセット信号生成回路10、12の詳細を示している。

副リセット信号生成回路10(または12)は、電源線VCCと接地線VSSとの間に、ノードND1を介して直列に接続されたpMOSトランジスタ28、抵抗30と、3つのインバータが直列に接続されたインバータ列32とを有している。インバータ列32は、入力をノードND1に接続し、ノードND1の論理レベルを反転して、パワーオンリセット信号PORH(またはPORL)として出力している。

[0016]

図3は、電源の立ち上げ時における上述したパワーオンリセット回路の動作を 示している。

図3 (1)、(2)、(3)は、それぞれ、pMOSトランジスタの閾値が低い場合(low)、標準の場合(typ.)、高い場合(High)を示している。

図3(1)では、pMOSトランジスタの閾値が低いため、図1に示した副リセット信号生成回路10が生成するパワーオンリセット信号PORHは、活性化期間(低レベル期間)がほとんどない(図3(a))。遅延回路22は、パワーオンリセット信号PORHを所定時間遅延させた遅延信号PORHDを出力する(図3(b))。インバータ24は、遅延信号PORHDを反転し、反転信号/PORHDを出力する(図3(c))。NANDゲート26は、パワーオンリセット信号PORHと反転信号/PORHDとからパルスPLSHを生成する(図3(d))。すなわち、パワーオンリセット信号PORHの立ち上がりエッジに同期してパルスPLSHが生成される。

[0017]

一方、副リセット信号生成回路12は、pMOSトランジスタの閾値が低いとき、 最適なタイミングのパワーオンリセット信号PORLを生成する(図3(e))。こ



の後、パルス生成回路 18 は、上述したパルス生成回路 16 と同様に、遅延信号 PORLD、反転信号/PORLD、およびパルス信号PLSLを生成する(図 3(f))。合成回路 20 は、パルス信号PLSH、PLSLから、 2 つのリセットパルスを有するパワーオンリセット信号PORを生成する(図 3(g))。

[0018]

万一、pMOSトランジスタの閾値がさらに低く、パルス生成回路16がパルスPLSHを生成できないときにも、パルス生成回路18が生成するパルスPLSLにより、1つのリセットパルスを有するパワーオンリセット信号PORが生成されるため、内部回路は、確実に初期化される。

図3 (2) では、図3 (1) と同様にパルスPLSH、PLSLが合成され、パワーオンリセット信号PORが生成される(図3 (h))。

[0019]

図3 (3)では、pMOSトランジスタの閾値が高いため、副リセット信号生成回路12は、パワーオンリセット信号PORLを非活性化できない(図3 (i))。このため、パルス生成回路18は、リセットパルスを生成できない(図3 (j))。パルス生成回路16は、図3 (1)と同様に、パワーオンリセット信号PORHからパルスPLSHを生成する(図3 (k))。そして、パルスPLSHにより1つのリセットパルスを有するパワーオンリセット信号PORが生成される(図3 (m))。【0020】

このように、トランジスタの閾値が変動した場合にも、この影響を受けることなく、確実にパワーオンリセット信号PORが生成され、内部回路が初期化される。換言すれば、パワーオンリセット回路の動作余裕が従来に比べ大幅に増大する

以上、本実施形態の半導体集積回路では、パワーオンリセット信号PORH、PORLの少なくともいずれかを用いて、確実にパワーオンリセット信号PORを生成でき、内部回路を確実に初期化できる。すなわち、動作余裕の広いパワーオンリセット回路を構成でき、内部回路を確実に初期化できる。

[0021]

パワーオンリセット信号PORH、PORLの立ち上がりエッジに同期して、それぞれ



パルスPLSH、PLSLを生成し、これ等パルスPLSH、PLSLを合成してパワーオンリセ ット信号PORを生成した。このため、生成タイミング(非活性化タイミング)の 異なるパワーオンリセット信号PORH、PORLから容易にパワーオンリセット信号PO Rを生成できる。

[0022]

また、生成タイミングの異なるパワーオンリセット信号PORH、PORLに基づいて 、パワーオンリセット信号であるパルスPLSH、PLSLを生成したので、これ等パル スPLSH、PLSLのいずれかに基づいて内部回路を確実に初期化できる。

図4は、本発明の半導体集積回路の第2の実施形態を示している。この実施形 態は、請求項3、請求項5、および請求項6に対応している。第1の実施形態で 説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等 については、詳細な説明を省略する。


[0023]

この実施形態のパワーオンリセット回路の機能は、SRAMマクロ内に含まれてい る。そして、ユーザが設計するデバイスにSRAMが含まれるときに、このSRAMマク 口が使用され、半導体集積回路上にSRAMおよびパワーオンリセット回路が配置さ れる。

パワーオンリセット回路は、1つの副リセット信号生成回路34と主リセット 信号生成回路14を有している。主リセット信号生成回路14は、第1の実施形 態と同一である。副リセット信号生成回路34は、トランジスタの閾値が標準の ときに、最適なタイミングのパワーオンリセット信号POROを生成する。パルス生 成回路16は、パワーオンリセット信号POROを受け、パルスPLSOを生成する。パ ルス生成回路18は、リセット端子RESETを介して、パワーオンリセット回路の 外部からパワーオンリセット信号POREを受け、パルスPLSEを生成する。合成回路 20は、パルスPLSO、PLSEを合成し、パワーオンリセット信号PORを生成する。

[0024]

この実施形態では、半導体集積回路上に搭載される他の機能回路からパワーオ ンリセット信号を受ける場合、あるいは半導体集積回路の外部からパワーオンリ セット信号を受ける場合に、パワーオンリセット信号PORO、POREを用いてパワー



[0025]

パワーオンリセット回路の外部からパワーオンリセット信号POREを受けない場合、リセット端子RESETは、例えばプルアップされ、パルスPLSEは、常に高レベルになる。このとき、パワーオンリセット信号PORは、パワーオンリセット信号POROのみを用いて生成される。

この実施形態においても、上述した第1の実施形態と同様の効果を得ることができる。さらに、この実施形態では、SRAMが搭載されるデバイスの仕様に応じて、パワーオンリセット信号PORO、POREの少なくともいずれかを使用してパワーオンリセット信号PORを確実に生成でき、内部回路を確実に初期化できる。

[0026]

図5は、本発明の半導体集積回路の第3の実施形態を示している。この実施形態は、請求項4、請求項5、および請求項6に対応している。第1および第2の 実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付 し、これ等については、詳細な説明を省略する。

この実施形態のパワーオンリセット回路の機能は、第2の実施形態と同様に、 SRAMマクロ内に含まれている。

[0027]

パワーオンリセット回路は、2つの副リセット信号生成回路10、12と主リセット信号生成回路36を有している。主リセット信号生成回路36は、副リセット信号生成回路10、12にそれぞれ対応するパルス生成回路16、18と、リセット端子RESETを介してパワーオンリセット回路の外部からパワーオンリセット信号POREを受けるパルス生成回路38と、パルス生成回路16、18、36の出力を受ける合成回路40とを有している。

[0028]

副リセット信号生成回路10、12およびパルス生成回路16、18は、第1



の実施形態と同一である。パルス生成回路36は、パルス生成回路16と同一の 回路である。合成回路40は、負論理のOR回路で構成されている。合成回路40 は、パルスPLSH、PLSL、PLSEを受け、パワーオンリセット信号PORを生成する。 【0029】

すなわち、この実施形態では、第2の実施形態と同様に、パワーオンリセット 回路の内部で生成するパワーオンリセット信号PORH、PORL、およびパワーオンリ セット回路の外部から供給されるパワーオンリセット信号POREの少なくともいず れかを用いてパワーオンリセット信号PORを生成される。

パワーオンリセット回路の外部からパワーオンリセット信号を受けない場合、リセット端子RESETは、例えばプルアップされ、パルスPLSEは、常に高レベルになる。このとき、パワーオンリセット信号PORは、第1の実施形態と同様に、パワーオンリセット信号PORH、PORLのいずれかを用いて生成される。

[0030]

この実施形態においても、上述した第1および第2の実施形態と同様の効果を 得ることができる。

なお、上述した第1の実施形態では、本発明をSRAMコアを有する半導体集積回路に適用した例について述べた。本発明はかかる実施形態に限定されるものではなく、一般に、初期化が必要な内部回路を有する半導体集積回路に適用できる。 【0031】

以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。

[0032]

【発明の効果】

請求項1、請求項3、請求項4の半導体集積回路では、複数のパワーオンリセット信号のうち正常な信号を用いて主パワーオンリセット信号を生成できる。すなわち、動作余裕の広いパワーオンリセット回路を構成でき、内部回路を確実に初期化できる。

[0033]

請求項2および請求項5の半導体集積回路では、副パワーオンリセット信号の 遷移エッジに同期してされるパルスを合成して、主パワーオンリセット信号を容 易に生成できる。

請求項6の半導体集積回路の初期化方法では、複数のパワーオンリセット信号 のいずれかに基づいて内部回路を確実に初期化できる。

【図面の簡単な説明】

【図1】

本発明の半導体集積回路の第1の実施形態におけるパワーオンリセット回路を 示すブロック図である。

【図2】

図1の副リセット信号生成回路の詳細を示す回路図である。

【図3】

図1のパワーオンリセット回路の動作を示すタイミング図である。

【図4】

本発明の半導体集積回路の第2の実施形態におけるパワーオンリセット回路を 示すブロック図である。

【図5】

本発明の半導体集積回路の第3の実施形態におけるパワーオンリセット回路を 示すブロック図である。

【符号の説明】

- 10、12 副リセット信号生成回路
- 14 主リセット信号生成回路
- 16、18 パルス生成回路
- 20 合成回路
- 22 遅延回路
- 24 インバータ
- 26 NANDゲート
- 28 pMOSトランジスタ
- 30 抵抗

- 32 インバータ列
- 34 副リセット信号生成回路
- 36 主リセット信号生成回路
- 38 パルス生成回路
- 40 合成回路

POR パワーオンリセット信号

PORO、PORE パワーオンリセット信号

PORH、PORL パワーオンリセット信号


PLSO、PLSE、PLSH、PLSL パルス

RESET リセット端子




図面


【図1】




【図2】




【図3】



【図4】



【図5】



【書類名】

要約書

【要約】

【課題】 本発明は、パワーオンリセット回路を有する半導体集積回路に関し、パワーオンリセット信号を確実に発生させ、内部回路を初期化することを目的とする。

【解決手段】 副リセット信号生成回路は、タイミングの異なる副パワーオンリセット信号をそれぞれ生成する。主リセット信号生成回路は、副パワーオンリセット信号の少なくともいずれかに基づいて、主パワーオンリセット信号を生成する。このため、半導体集積回路の製造条件の変動等により、半導体集積回路を構成する素子の特性が変動した場合にも、副パワーオンリセット信号のいずれかは、正常なタイミングで生成される。この結果、主リセット信号生成回路は、正常な副パワーオンリセット信号を用いて主パワーオンリセット信号を生成できる。すなわち、動作余裕の広いパワーオンリセット回路を構成でき、内部回路を確実に初期化できる。

【選択図】 図1

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社